系統單晶片 SoC

系統單晶片（SoC）= 處理器核心 + 邏輯單元 + 記憶體單元 + I/O介面

電源管理單元（PMU）
電池介面
充電電路
數位基頻
類比基頻
四頻RF收發器

PA (Power Amplifier)
RF Codec (ADC and DAC)
DBB (Digital Baseband)
ABB PMU
Transceiver
Frequency Symthesizer

IP核心 = 軟核（soft core）or 硬核（hard core）

soft core
=>
1. Verilog HDL原始碼
2. 與製程技術無關
3. 使用的靈活度較高
4. 缺點是晶片設計無法確知此IP的時序、尺寸與功耗

hard core
=>
1. 提供已完成佈局、佈線的網表（netlist）
2. 已完成實體的處理器核心設計
3. 已完成實體的處理器核心設計
4. 硬核靈活度及可攜性較低

多核心系統單晶片（MPSoC）
1. 主處理器（MPU）+ DSP分立的雙核心架構
2. 一顆泛用的主處理器核心 + 特定功能的加速器核心

包含:
1. MPU
2. DSP
3. 系統DMA（Direct Memory Access）
4. 記憶體和I/O週邊
5. 晶片匯流排（on-chip bus；OCB）

記憶體:
1. 快取記憶 (配置在最接處理器的地方)
2. SRAM (暫時的程式碼及數據儲存)
3. Flash
4. ROM
5. DRAM

功耗:
1. 動態功耗（Dynamic Power）- 過程中負載電容會充放電和電流切換
2. 靜態功耗（Static Power）- 待機狀態時產生的電流洩露功耗

功耗相關因素:
1. 製程
2. 晶片尺寸
3. 電晶體電壓

低功耗設計:
1. 防止電流洩露
2. 避免使用高電壓
3. 避免使用高時脈頻率

實際作法
1. 電源管理政策: 不需要的休息，要使用時立刻進入使用狀態
2. 高臨限電壓（high-Vt）低臨限電壓（low-Vt）電晶體

雙核心平台架構示意圖（資料來源：工研院）
參考自 矽智財與系統單晶片(5) 跨越新一代SoC平台開發障礙