IC設計驗證

電路設計:
1. 電路設計
2. 測試驗證
3. 除錯

製造因素:
1. 製程
2. 電晶體數
3. 電路面積
4. 時脈準確性
5. 功耗用電
6. 接腳配置
7. 封裝方式
8. 完成最可行、最佳化的實體電路設計
9. 化成光罩
10. 生產

工程樣品（Engineering Sample；ES）

電路設計發展:
1. 電晶體電路
2. 邏輯閘
3. 標準晶格

模擬軟體進行邏輯功效推演:
1. 模擬驗證速度緩慢
2. 晶片時能脈約只有幾個Hz
3. 2萬美元
4. 只用於小型晶片
5. 大型晶片的局部驗證
6. 使用 Data Center 級電腦

硬體試製實效模擬:
1. 模擬速度快
2. 約可模擬出500kHz～2MHz的等效電路
3. 100萬

現場可程式邏輯閘陣列（Field Programmable Gate Array；FPGA）

FPGA功效模擬驗證:
1. 約10萬美元
2. 模擬速度快過硬體法
3. 10MHz～80MHz

可規劃邏輯閘
查看表
內建處理器
相鎖迴路（Phase Lock Link；PLL）
串列化／解串列化（SERializer／DESerializer；SERDES）

多顆 FPGA 組成 ASIC 原型品

參考自 矽智財與系統單晶片(4)演化中的IC設計驗證技術